Aperçu des sections

• Fiche de Contact

  Tout replier Tout déplier

  
  

  LATRECHE Abdelkrim

  Téléphone : +213 0796665245 

  Email : abdelkrim.latreche@univ-saida.dz

  Département : Informatique 

  Faculté : Des sciences 

  Université : Dr Tahar Moulay Saida Algérie

  Module : Architecture des ordinateurs 2

  Niveau : Deuxième année Ingénieur (ING2)

  Semestre : 3

  Coefficient : 4

  Crédit : 4

  Volume horaire : 4H30/semaine. 

  Mode d’évaluation : Examen (60%), contrôle continu (40%)

  
  

  • Sélectionner l’activité Annonces

    

    Annonces Forum

    Cette partie permet aux participants de recevoir des annonces. Les étudiants sont invités à consulter cette section régulièrement pour de nouvelles annonces et de nouvelles mises à jour.

    Un test d'évaluation est programmé le Jeudi 26/12/2024 à 11h00

    La consultation est programmé le Mercredi 22/01/2025 à 12h00

  • Sélectionner l’activité Test d'évaluation

    

    Test d'évaluation

    Ouvert : jeudi 26 décembre 2024, 11:00

    Terminé : jeudi 26 décembre 2024, 11:50

• Avant cours
  • Sélectionner l’activité Plan du cours

    

    Plan du cours Page
  • Sélectionner l’activité Objectif du cours

    

    Objectif du cours Page
  • Sélectionner l’activité Connaissances préalables recommandées

    

    Connaissances préalables recommandées Page
  • Sélectionner l’activité Test de prérequis

    

    Test de prérequis

    Ouvert : mardi 1 octobre 2024, 21:30

    Terminé : mardi 15 octobre 2024, 21:30

• Références

  
  

  
  

  • Sélectionner l’activité Références

    

    Références Page

• Cours 1 : Les mémoires
  • Sélectionner l’activité Introduction sur les mémoires

    

    Introduction sur les mémoires Page
  • Sélectionner l’activité Organisation de la mémoire centrale

    

    Organisation de la mémoire centrale Page

• Cours 2 : Les mémoires (Suite)
  • Sélectionner l’activité Conception des Mémoires Centrales

    

    Conception des Mémoires Centrales Page
  • Sélectionner l’activité Architecture des mémoires centrales

    

    Architecture des mémoires centrales Page

• Cours 3 : Les mémoires (Suite)
  • Sélectionner l’activité Technologie des mémoires à semi-conducteurs

    

    Technologie des mémoires à semi-conducteurs Page
  • Sélectionner l’activité Fiche TD N° 1

    

    Fiche TD N° 1 Fichier
  • Sélectionner l’activité Devoir N° 1

    

    Devoir N° 1

    Ouvert le : mardi 15 octobre 2024, 00:00

    À rendre : vendredi 15 novembre 2024, 01:00

• Cours 4 : Les mémoires (Suite)
  • Sélectionner l’activité Les mémoires à accès séquentiel (FIFO)

    

    Les mémoires à accès séquentiel (FIFO) Page
  • Sélectionner l’activité Les mémoires à accès séquentiel (LIFO)

    

    Les mémoires à accès séquentiel (LIFO) Page

• Cours 5 : Les mémoires (Suite)
  • Sélectionner l’activité Les mémoires associatives

    

    Les mémoires associatives Page
  • Sélectionner l’activité Les opérations sur les mémoires associatives

    

    Les opérations sur les mémoires associatives Page
  • Sélectionner l’activité Applications des mémoires associatives

    

    Applications des mémoires associatives Page

• Cours 5 : Les mémoires (Suite)
  • Sélectionner l’activité Les mémoires cache

    

    Les mémoires cache Page
  • Sélectionner l’activité Principe des mémoire cache

    

    Principe des mémoire cache Page
  • Sélectionner l’activité Principe de localité

    

    Principe de localité Page
  • Sélectionner l’activité Structure du système cache/mémoire principale

    

    Structure du système cache/mémoire principale Page
  • Sélectionner l’activité Caches de données et caches d’instructions

    

    Caches de données et caches d’instructions Page
  • Sélectionner l’activité Fiche TD N° 2

    

    Fiche TD N° 2 Fichier

• Cours 6 : Les mémoires (Suite)
  • Sélectionner l’activité Méthodes d’accès aux caches

    

    Méthodes d’accès aux caches Page
  • Sélectionner l’activité Remplacement d’une ligne en cache

    

    Remplacement d’une ligne en cache Page
  • Sélectionner l’activité Ecriture en mémoire cache

    

    Ecriture en mémoire cache Page
  • Sélectionner l’activité Performance d'une mémoire cache

    

    Performance d'une mémoire cache Page
  • Sélectionner l’activité Fiche TD N°3

    

    Fiche TD N°3 Fichier
  • Sélectionner l’activité Devoir N° 2

    

    Devoir N° 2

    Ouvert le : vendredi 15 novembre 2024, 01:00

    À rendre : samedi 30 novembre 2024, 01:00

• Cours 7 : Organes lies à une opération d’entrée/sortie
  • Sélectionner l’activité Introduction

    

    Introduction Page
  • Sélectionner l’activité Le Périphérique

    

    Le Périphérique Page
  • Sélectionner l’activité Le Bus

    

    Le Bus Page
  • Sélectionner l’activité Le Contrôleur

    

    Le Contrôleur Page
  • Sélectionner l’activité Fiche TD N°4

    

    Fiche TD N°4 Fichier

• Cours 8 : les modes d’entrée/sorties
  • Sélectionner l’activité 3.1 Introduction

    

    3.1 Introduction Page
  • Sélectionner l’activité 3.2 Types d’Entrées/Sorties 

    

    3.2 Types d’Entrées/Sorties  Page
  • Sélectionner l’activité 3.3 Le mode programmé

    

    3.3 Le mode programmé Page

• Cours 9 : les modes d’entrée/sorties (Suite)
  • Sélectionner l’activité 3.4. L’Accès Direct Mémoire DMA (Direct Memory Access)

    

    3.4. L’Accès Direct Mémoire DMA (Direct Memory Access) Page
  • Sélectionner l’activité 3.4.2 Architecture d’un contrôleur DMA

    

    3.4.2 Architecture d’un contrôleur DMA Page
  • Sélectionner l’activité 3.4.3 Organisation interne d’un DMAC

    

    3.4.3 Organisation interne d’un DMAC Page
  • Sélectionner l’activité 3.4.4 Processus de réalisation d’un transfert DMA

    

    3.4.4 Processus de réalisation d’un transfert DMA Page
  • Sélectionner l’activité 3.4.5 Dialogue avec l’UC et le contrôleur

    

    3.4.5 Dialogue avec l’UC et le contrôleur Page
  • Sélectionner l’activité 3.4.6 Les modes de transfert

    

    3.4.6 Les modes de transfert Page
  • Sélectionner l’activité 3.4.7 Instructions d’E/S

    

    3.4.7 Instructions d’E/S Page
  • Sélectionner l’activité 3.4.8 Accès à la mémoire centrale

    

    3.4.8 Accès à la mémoire centrale Page
  • Sélectionner l’activité Fiche TD N°5

    

    Fiche TD N°5 Fichier
  • Sélectionner l’activité Devoir N° 3

    

    Devoir N° 3

    Ouvert le : mercredi 20 novembre 2024, 01:00

    À rendre : dimanche 15 décembre 2024, 01:00

    Chaque étudiant doit donner la réponse des exercices 2 et 5 de la fiche de TD N° 4  et qui doit être rendu avant le 15/12/2024.

• Cours 10 : Les systèmes d’interruption
  • Sélectionner l’activité 4.1 Introduction

    

    4.1 Introduction Page
  • Sélectionner l’activité 4.2 Définition de l’interruption

    

    4.2 Définition de l’interruption Page
  • Sélectionner l’activité 4.3 Déroulement d’une routine d’interruption

    

    4.3 Déroulement d’une routine d’interruption Page
  • Sélectionner l’activité 4.4 Différentes causes d’interruption

    

    4.4 Différentes causes d’interruption Page
  • Sélectionner l’activité 4.5. Détection et prise en compte d’une interruption dans un système simple

    

    4.5. Détection et prise en compte d’une interruption dans un système simple Page

• Cours 11 : Les systèmes d’interruption (suite)
  • Sélectionner l’activité 4.6. Les systèmes hiérarchisés d’interruptions

    

    4.6. Les systèmes hiérarchisés d’interruptions Page
  • Sélectionner l’activité 4.7. Système des interruptions du 8086

    

    4.7. Système des interruptions du 8086 Page
  • Sélectionner l’activité TD N°6

    

    TD N°6 Fichier

• Cours 12 : Le séquenceur
  • Sélectionner l’activité 5.1 Introduction

    

    5.1 Introduction Page
  • Sélectionner l’activité 5.2 Le séquenceur câblé

    

    5.2 Le séquenceur câblé Page
  • Sélectionner l’activité 5.3 Le séquenceur microprogrammé

    

    5.3 Le séquenceur microprogrammé Page
  • Sélectionner l’activité Fiche TD N°7

    

    Fiche TD N°7 Fichier