Passer au contenu principal
Nom d’utilisateur
Mot de passe
Connexion
Nom d’utilisateur ou mot de passe oublié ?
usmt
📅 Moodle par année
Consultez les cours de l'année académique 2025/2026
Consultez les cours de l'année académique 2024/2025
Consultez les cours de l'année académique 2023/2024
CILT
Français (fr)
English (en)
Français (fr)
العربية (ar)
بالعربي workplace (ar_wp)
Rechercher des cours
Envoyer
Architecture des ordinateurs 2
Connaissances préalables recommandées
Architecture des ordinateurs 1
Modifié le: samedi 4 novembre 2023, 18:50
◄ Objectif du cours
Aller à…
Aller à…
Annonces
Test d'évaluation
Plan du cours
Objectif du cours
Test de prérequis
Références
Introduction sur les mémoires
Organisation de la mémoire centrale
Conception des Mémoires Centrales
Architecture des mémoires centrales
Technologie des mémoires à semi-conducteurs
Fiche TD N° 1
Devoir N° 1
Les mémoires à accès séquentiel (FIFO)
Les mémoires à accès séquentiel (LIFO)
Les mémoires associatives
Les opérations sur les mémoires associatives
Applications des mémoires associatives
Les mémoires cache
Principe des mémoire cache
Principe de localité
Structure du système cache/mémoire principale
Caches de données et caches d’instructions
Fiche TD N° 2
Méthodes d’accès aux caches
Remplacement d’une ligne en cache
Ecriture en mémoire cache
Performance d'une mémoire cache
Fiche TD N°3
Devoir N° 2
Introduction
Le Périphérique
Le Bus
Le Contrôleur
Fiche TD N°4
3.1 Introduction
3.2 Types d’Entrées/Sorties
3.3 Le mode programmé
3.4. L’Accès Direct Mémoire DMA (Direct Memory Access)
3.4.2 Architecture d’un contrôleur DMA
3.4.3 Organisation interne d’un DMAC
3.4.4 Processus de réalisation d’un transfert DMA
3.4.5 Dialogue avec l’UC et le contrôleur
3.4.6 Les modes de transfert
3.4.7 Instructions d’E/S
3.4.8 Accès à la mémoire centrale
Fiche TD N°5
Devoir N° 3
4.1 Introduction
4.2 Définition de l’interruption
4.3 Déroulement d’une routine d’interruption
4.4 Différentes causes d’interruption
4.5. Détection et prise en compte d’une interruption dans un système simple
4.6. Les systèmes hiérarchisés d’interruptions
4.7. Système des interruptions du 8086
TD N°6
5.1 Introduction
5.2 Le séquenceur câblé
5.3 Le séquenceur microprogrammé
Fiche TD N°7
Test de prérequis ►
Retour
